芯片設(shè)計的崗位職責
在生活中，很多地方都會使用到崗位職責，制定崗位職責可以有效規(guī)范操作行為。想必許多人都在為如何制定崗位職責而煩惱吧，下面是小編為大家整理的芯片設(shè)計的崗位職責，希望對大家有所幫助。
芯片設(shè)計的崗位職責1
1、根據(jù)系統(tǒng)工程師的要求，設(shè)計相應的低速數(shù)字電路通信的接口模塊(i2c，spi，uart等)。
2、根據(jù)系統(tǒng)工程師的'要求，設(shè)計相應的寄存器控制模塊，校驗算法，狀態(tài)機。
3、熟悉后端流程，可將驗證完的rtl生成相關(guān)數(shù)字電路的gds。
4、完成相關(guān)數(shù)字電路模塊在fpga上的驗證，搭建mcu，fpga的驗證平臺，參與芯片的數(shù)字部分測試。
芯片設(shè)計的崗位職責2
1.精通verilog語言
2.熟悉nlint/spyglass/vcs等相關(guān)工具
3.了解uvm方法學
4. 2~3年芯片設(shè)計經(jīng)驗
5. 1個以上asic項目設(shè)計經(jīng)驗
6.精通amba協(xié)議
7.良好的溝通能力和團隊合作能力
芯片設(shè)計的崗位職責3
負責soc模塊設(shè)計及rtl實現(xiàn)。
參與soc芯片的'子系統(tǒng)及系統(tǒng)的頂層集成。
參與數(shù)字soc芯片模塊級的前端實現(xiàn)，包括dc，pt，formality，dft（可測）設(shè)計，低功耗設(shè)計等。
負責數(shù)字電路設(shè)計相關(guān)的技術(shù)節(jié)點檢查。
精通tcl或perl腳本語言優(yōu)先。
芯片設(shè)計的崗位職責4
1.電子工程,微電子相關(guān)專業(yè)本科及以上學歷;3年以上前端設(shè)計開發(fā)工作經(jīng)驗;
2.熟悉ASIC設(shè)計流程,熟練使用Verilog,熟練使用各種EDA工具,熟悉邏輯綜合工具等;
3.有豐富的頂層設(shè)計和前端IP集成經(jīng)驗優(yōu)先;有算法開發(fā)經(jīng)驗,可高效的實現(xiàn)算法到AISC映射者優(yōu)先;
4.熟悉PCIeAXI等協(xié)議,內(nèi)部總線互聯(lián)設(shè)計及深度學習背景者優(yōu)先;
5.具有良好的`溝通能力和團隊合作精神。有豐富的頂層設(shè)計和前端IP集成經(jīng)驗優(yōu)先;有算法開發(fā)經(jīng)驗,可高效的實現(xiàn)算法到AISC映射者優(yōu)先;職責描述:
負責芯片設(shè)計項目中數(shù)字前端設(shè)計開發(fā)工作,包括文檔編寫,RTL編碼、形式驗證、綜合時序驗證等工作,實現(xiàn)芯片功能、性能要求等;
芯片設(shè)計的崗位職責5
1.邏輯綜合，形式驗證及靜態(tài)時序分析；
2.規(guī)劃芯片總體dft方案；
3.實現(xiàn)scan，boardary scan，bist和analog micro測試等機制，滿足測試覆蓋率要求；
4.測試向量生成及驗證，參與ate上測試向量的調(diào)試；
5.編寫文檔，實現(xiàn)資源、經(jīng)驗共享。
芯片設(shè)計的崗位職責6
職責描述:
參與芯片的架構(gòu)設(shè)計，和算法的'硬件實現(xiàn)和優(yōu)化.
完成或指導工程師完成模塊級架構(gòu)和RTL設(shè)計
根據(jù)時序、面積、性能、功耗要求，優(yōu)化RTL設(shè)計
參與芯片開發(fā)全流程，解決芯片設(shè)計過程中的技術(shù)問題，確保設(shè)計、驗證、時序達成
支持軟件、驅(qū)動開發(fā)和硅片調(diào)試
芯片設(shè)計的崗位職責7
1、負責SOC模塊設(shè)計及RTL實現(xiàn)。
2、參與SOC芯片的`子系統(tǒng)及系統(tǒng)的頂層集成。
3、參與數(shù)字SOC芯片模塊級的前端實現(xiàn),包括DC,PT,Formality,DFT(可測)設(shè)計,低功耗設(shè)計等。
4、負責數(shù)字電路設(shè)計相關(guān)的技術(shù)節(jié)點檢查。
5、精通TCL或Perl腳本語言優(yōu)先。
芯片設(shè)計的崗位職責8
1、本科及以上學歷，電子相關(guān)專業(yè)，熟悉IC設(shè)計與驗證技術(shù)；
2、熟悉verilog和面向?qū)ο缶幊蹋行酒O(shè)計驗證項目經(jīng)驗者優(yōu)先；
3、掌握system verilog或熟悉UVM、VMM者優(yōu)先。
芯片設(shè)計的崗位職責9
1.電子工程,微電子相關(guān)專業(yè)本科及以上學歷;3年以上前端設(shè)計開發(fā)工作經(jīng)驗;
2.熟悉ASIC設(shè)計流程,熟練使用Verilog,熟練使用各種EDA工具,熟悉邏輯綜合工具等;
3.有豐富的頂層設(shè)計和前端IP集成經(jīng)驗優(yōu)先;有算法開發(fā)經(jīng)驗,可高效的`實現(xiàn)算法到AISC映射者優(yōu)先;
4.熟悉PCIeAXI等協(xié)議,內(nèi)部總線互聯(lián)設(shè)計及深度學習背景者優(yōu)先;
5.具有良好的溝通能力和團隊合作精神。